【问题标题】:Does the Synthesis of unused signals waste hardware resources?未使用信号的合成是否浪费硬件资源?
【发布时间】:2016-07-20 01:26:27
【问题描述】:

我正在修复一个损坏的项目。我在这个过程中遇到的一件事是,那里有许多声明但从未使用过的信号,这让我想到了这个问题!

合成器会通过实现这些已声明但未使用的信号来浪费硬件资源,还是会忽略它们?

【问题讨论】:

  • 不,综合工具会积极修剪未使用的硬件。有时由于设计错误,如果没有先在仿真中测试,会导致完全空的设计!
  • @BrianDrummond 哦,谢谢,这是综合工具采用的标准方法还是仅由部分或大多数综合工具使用?
  • 标准方法。
  • @BrianDrummond,这也是声明但未使用的 I/O 的情况吗?
  • 未使用的输入可能会被优化掉。未分配的输出要么导致错误,要么获得综合工具分配的默认值。

标签: vhdl hardware synthesis


【解决方案1】:

合成本身是一项非常复杂的任务。合成器必须将您想要的逻辑映射到您提供给他的结构上。因此,对于 FPGA,他必须为标准单元做其他事情。在此任务期间,他进行了优化。很多!它试图摆脱未使用的信号。它还可以优化您的有限自动机。这是一个非常强大的工具。

但不要忘记合成很复杂。硬件行为的编程也是如此。在合成之前执行 linting 步骤通常是一个好主意。 linting 工具为您提供有关您的设计的信息。它会自动检测容易出错的代码、错误的复位行为。使用 linting,您可以找到一些代码,这在以后可能会出现问题。

TL;DR 是的,合成器可以修剪你未使用的逻辑和连接。它做得更多。但要小心。它可能适得其反。

【讨论】:

    猜你喜欢
    • 1970-01-01
    • 2011-09-27
    • 1970-01-01
    • 2012-08-09
    • 2016-06-27
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    相关资源
    最近更新 更多