【发布时间】:2023-03-19 14:29:01
【问题描述】:
我是 Quartus 的新手。我已经尝试了 17 和 13.1 版本并遇到了类似的问题;我无法模拟我设计的框图。 在旧版本中,我收到一条错误消息,提示未正确设置 ModelSim 的路径,而我想改用 ModelSim-altera,并且设置了 *-altera 的路径。 较新的版本表达了更可爱的反应:))
Error (199000): Run Analysis and Synthesis with top-level entity name "HW1" or run I/O Assignment Analysis before running the EDA Netlist WriterError: Quartus Prime EDA Netlist Writer was unsuccessful. 1 error, 0 warnings
【问题讨论】:
标签: modelsim intel-fpga quartus