设备的时钟速度如何确定？答案

【问题标题】：How clock speed of devices determined?设备的时钟速度如何确定？
【发布时间】：2017-01-22 16:58:29
【问题描述】：

硬件设计师如何确定适合设备工作的时钟频率？之后，他/她创建了时序图，然后进一步用于接口。

我只需要知道确定合适时钟然后创建时序图的机制是什么。我自己的逻辑是首先设计者创建设备，例如微处理器，然后给它不同的指令，然后在不同的时钟频率下检查结果，但这是试错法，有没有特定的算法可以做到这一点？

【问题讨论】：

我投票结束这个问题，因为这与编程无关。您可能在electronics.stackexchange.com 上运气更好
我投票决定将此问题作为离题结束，因为虽然这个问题是一个很好的问题，但它不是 Stack Overflow 网站涵盖的领域之一。这个问题应该在electronics.stackexchange.com 上

【解决方案1】：

这确实是电气工程问题。最终，设备的速度取决于通过对工程样品的模拟和测试对设计进行的详细表征。

当设备实际大量生产时，通常对每个设备进行测试，如果它不符合规格或给定速度等级，则要么拒收。该测试通常检查各种温度和电源电压下的性能等内容。这个过程很保守

此外，如果对较高速度等级的需求少于供应，芯片可能会被标记为较低速度等级。为什么？更快版本的芯片通常会要求更高的价格，并且营销类型不想损害这些昂贵部件的利润率。

因此，很多超频通常是可以逃脱的。

当必须成组使用筹码（如果您愿意，可以使用筹码组）时，会出现另一个可能的限制。在这些情况下，一个芯片的速度可能会受到该组中另一个芯片的限制。

【讨论】：

【解决方案2】：

该过程通常从考虑目标市场、性能和功率点开始（例如，在手机中，在不会过热的情况下可以消耗多少功率是有硬性限制的）。简单地说，速度和流水线深度是成反比的。添加流水线级允许更高的时钟频率、成本区域和成本分支误导惩罚。

在微架构级别，如果需要满足关键设备频率，可以进行一些小的权衡以在不同位置赢得一点时间。

逻辑深度有经验法则计算，但通常这是使用整个设计流程和静态时序分析（使用昂贵、复杂的仿真工具）的迭代过程。

【讨论】：