【发布时间】:2020-02-18 18:15:07
【问题描述】:
您好,有什么方法可以在 .f 文件中添加 `ifdef。我有一个包含分层编译的 .f 文件。
`ifdef ASIC
rtl/a.v
`else
rtl/b.v
endif
这是我的意图,如果 ASIC 被传递为定义 a.v 需要编译。否则 b.v.上面的代码在不添加任何额外的东西的情况下可以工作吗?
【问题讨论】:
-
不,verilog 工具没有提供任何方法。你可以为它写一个脚本。但是我强烈建议避免使用这种方法,因为它最终会造成维护噩梦。
-
感谢您的回复。我的目标是我需要在编译期间传递文件列表,以便根据我的主 perl 脚本中的定义以及编译选项传递文件需要从文件列表中编译(该文件也将添加为 -f filelist.f用我的编译选项)。我打算将 perl 脚本中的选项传递给文件列表。您有什么建议或更好的方法吗?
-
您可以在 perl 脚本中生成文件列表。
标签: compilation verilog conditional-compilation