【发布时间】:2015-04-21 17:25:47
【问题描述】:
我正在尝试编译一个相对简单的电路。它需要 491 个 I/O 管脚,所以我选择了一个超过 456 个的非默认设备(具有 508 个用户 I/O 的 Cyclone IV GX)。问题是编译时收到此错误:
错误:无法使用 1.2 V I/O 标准放置 489 个引脚,因为 Fitter 具有 只有 380 个这样的空闲引脚可用于通用 I/O 布局
我不确定这380个空闲管脚是什么意思,我确定I/O管脚应该足够了,我可以在报告中看到:
Total Pins 491 / 508 ( 97 % )
我认为这可能是因为它在谈论我不知道的其他类型的引脚(我只是从电子学和 VHDL 开始)。
【问题讨论】:
标签: synthesis intel-fpga quartus