【发布时间】：2015-03-25 00:35:33
【问题描述】：
所以我目前正在尝试合成一个设计，但显然它太大而无法编译或其他什么。在ModelSim中编译和模拟完美，但是在quartus中抛出这个错误：
错误：设计需要 491 个 I/O 资源 -- 太多，无法容纳 456 在所选设备或设备系列中的任何设备中可用
显然我有 491 个 I/O 资源，但只能容纳 456 个 (??)。我不知道这意味着什么或如何扩展 456 号码。谷歌搜索让我无处可去。有人知道在这种情况下该怎么办吗？
非常感谢！
【问题讨论】：
-
您打算如何在 FPGA 和计算机之间传输数据？ 491 引脚不能轻易连接到 PC。您应该为 UART、USB、以太网或 PCIe 实现或使用 IPcore。
-
@Paebbels：谁说它（仅）与计算机通信？
-
我不打算这样做。我只想编译，所以我可以看到合成的电路。能做到吗？
-
解决方案 1：您可以选择具有更多 I/O 引脚的更大器件（例如 Stratix 5）。解决方案 2：或者您可以编写一个包装器来注册所有输出并异或寄存器值。这会减少输出引脚数，而不会给编译器优化的机会。解决方案 3：生成网表 - 我没有用 quartus 完成。
-
您正在尝试将 491 引脚设计装入具有 456 个可用引脚的封装中。选择更大的封装（可能在更大的 FPGA 上）。
标签： vhdl modelsim synthesis quartus