【问题标题】:Verilog Example Wrong? Arbiter Code MSB FinderVerilog 示例 错误?仲裁代码 MSB 查找器
【发布时间】:2014-07-18 00:42:59
【问题描述】:

以我的书为例,它有:

wire [n-1:0] c = {1'b1,(~r[n-1:1] & c[n-1:1])}; 

如果 n=4 则 c 是 4 位,但串联却是 5 位! 0.o
)r 在这里我对 Verilog 有什么不明白的地方,也许是这样。

【问题讨论】:

    标签: verilog hdl digital-logic


    【解决方案1】:

    串联实际上只有 4 位。 r[n-1:1] 是一个 n-1 位值,在这种情况下为 3。请注意,r[n-1:1] 表示从第 2 位(索引 = 1)到第 n 位(索引 = n-1)的位。所以一个 3 位的值与 1b'1 连接得到一个 4 位的值。

    【讨论】:

      猜你喜欢
      • 1970-01-01
      • 1970-01-01
      • 1970-01-01
      • 2014-04-15
      • 1970-01-01
      • 1970-01-01
      • 2021-07-24
      • 1970-01-01
      • 2011-08-14
      相关资源
      最近更新 更多