【发布时间】:2019-11-22 13:34:51
【问题描述】:
我有一个这样声明的 16 位寄存器:
val counterReg = RegInit(0.U(16.W))
我想像这样对模块输出进行索引双位分配:
//..
val io = IO(new Bundle {
val dibit = Output(UInt(2.W))
})
//..
var indexReg = RegInit(0.U(4.W))
//..
io.dibit = vectorizedCounter(indexReg)
但是我不知道如何声明vectorizedCounter()。
我发现了一些使用 Bundles 的示例,但对于 Vector,我不知道。我无法用 UInt() 做到这一点:
val counterReg = RegInit(UInt(16.W))
//...
io.dibit := counterReg(indexReg*2.U + 1.U, indexReg*2.U)
【问题讨论】:
-
io.dibit :=? -
准确,已更正(但这不是问题;)
-
vectorizedCounter是UInt吗? -
是的。我更新了问题以添加类型。
标签: chisel