JASPer 是否模仿 CISC 或 RISC 架构？ [关闭]答案

【问题标题】：Does JASPer mimic a CISC or RISC architecture? [closed]JASPer 是否模仿 CISC 或 RISC 架构？ [关闭]
【发布时间】：2021-01-05 22:22:44
【问题描述】：

想知道 JASPer 是模拟 RISC 还是 CISC 处理器，还是两者兼而有之？

【问题讨论】：

看起来 CISC 不是吗？是否有一些困惑？ en.wikipedia.org/wiki/Reduced_instruction_set_computer 另一个常见的 RISC 特性是加载/存储架构
为什么重要？
RISC 一词定义太差，无法回答这个问题。
@old_timer，我曾尝试在 google 上对此进行研究，但 Google 上似乎没有出现与 JASPer 相关的任何内容，很可能是因为它的程序过时了
@Ghost 让我们不要深入讨论关于 RISC 定义的学术讨论，好吗（如果您愿意，请打开一个新问题）？我很高兴你找到了一个让你满意的定义。但是，如果您有这样的定义并且据说还有 JASPer 的文档，那么我想知道是什么阻止了您自己回答自己的问题。

标签： assembly cpu-architecture risc

【解决方案1】：

以下是一些通常与 CISC 或更多与 RISC 相关的功能：

 CISC | RISC | x86 | RISC V | JASPer 
   y     n      y       y        n     variable length instruction set?
   y     n      y       n        y     complex addressing modes?
   n     y      n       y        n     load/store (only)?
   y     n      y       n        y     flags/condition codes?
   y     n      y       n        y     h/w dedicated stack pointer + push&pop?
   n     y      ?(~8)  y(31)     n(2)  numerous general purpose registers?
   n     y      n       n        y     limited instructions?

我们可以继续下去......你决定 CISC 或 RISC。

【讨论】：

JASPer 似乎也缺少大量正交寄存器。并且实现看起来不是流水线的（如果 MAR 和 MDR 也用于指令获取），因此它没有利用 ISA 中可能存在的任何 RISC 特性。不是负载存储架构是非常非 RISC 的，比大多数其他因素更重要。例如ARM 是相当 RISCy 的，尽管它具有条件代码和紧凑的 push/pop 指令，以及缩放索引寻址模式。 AArch64 和 PowerPC 还允许寻址模式回写到基本 reg，仍然允许 push/pop，并具有标志。
所以 IDK，RISC-V 是哲学上最纯粹的 RISC 之一，因此它远远超出了将 ISA 称为 RISC 的通常阈值。但无论如何，在我看来，JASP 的指令集很小（减少了），因为它是一个玩具，而不是因为他们想要任何 RISC 通常的性能原因。不像大多数其他东西，不是加载存储通常排除是RISC，IMO。但当然，这是基于意见的，主要是分类学的练习，只有在我们实际将其与其他真正的 ISA 进行比较时才有帮助，而不是最终决定如何对其进行分类。 “玩具”将是我的投票。