32 位数据通路 RISCV 内核

【问题标题】：32 bit Datapath RISCV core32 位数据通路 RISCV 内核
【发布时间】：2015-03-08 10:02:25
【问题描述】：

我正在尝试通过更改 PublicConfig.scala 中的配置来参数化火箭核心。

但是，当我将 XprLen 和 L1D_SETS 更改为 32 时，我遇到了编译问题。

如果可能的话，使用 Rocket Chip Generator 生成 32 位数据路径的正确方法是什么？

【问题讨论】：

标签： riscv

【解决方案1】：

Rocket 芯片目前不支持生成 32b 处理器。

虽然对数据路径所需的更改很少，但用于与前端服务器通信的主机-目标接口（因为 Rocket 目前仅在 tethered 模式下运行）仅针对 64b 内核指定。

另外，L1D_SETS 是 L1 数据缓存中“组”的数量（例如，L1D_WAYS * L1D_SETS * 每行 64 字节是总缓存容量，以字节为单位）。

【讨论】：