gem5模拟器上的RISCV 32位架构

【问题标题】：RISCV 32-bit architecture on gem5 simulatorgem5模拟器上的RISCV 32位架构
【发布时间】：2020-12-07 12:23:56
【问题描述】：

我想研究 RISC-V 处理器在 gem5 中的 32 位架构。我用交叉编译器 riscv32-unknown-elf-gcc 制作了一个 C 可执行文件，并尝试在系统调用仿真模式下进行测试。我没有任何错误，但输出错误。你有什么想法吗？C program gem5 results

【问题讨论】：

标签： riscv gem5

【解决方案1】：

gem5 支持 64 位 RISC-V ISA（具体来说是 RV64GC），我认为这就是为什么您可能会看到 32 位二进制文件的错误输出。我会建议为 riscv64 编译你的代码。

-阿亚兹

【讨论】：