Vivado 高级综合

【问题标题】：Vivado Higher Level SynthesisVivado 高级综合
【发布时间】：2018-12-22 18:56:54
【问题描述】：

就 Vivado 而言，如何验证设计可以说是一种通用的矩阵乘法场景。如果目标 FPGA 板不可用，那么如何比较 vivado 与其他软件（例如 Matlab）的计算速度比较。我如何确定 c 实现的运行速度比 Matlab 快？？

【问题讨论】：

【解决方案1】：

Vivado HLS 提供有关流水线吞吐量和延迟的信息。在您验证电路可以在指定频率上合成到 FPGA 比特流之后。你知道电路的峰值性能。

【讨论】：

【解决方案2】：

嗯，一种方法是使用 iSim 或 vsim 之类的模拟器，引入人为延迟并运行模拟并查看时间。

另一种方法是综合您的设计并评估最长的寄存器到寄存器路径。

如果您有异步设计，则需要使用计时方法。

【讨论】：