【发布时间】：2015-03-02 19:56:38
【问题描述】：
在Encoder之后，bigger号码的优先级更大。如果初始状态为0，经过多少clock pulse，Q after being 1，将状态更改为zero。
我的教授，说（3），为什么？
【问题讨论】：
标签： computer-architecture encoder digital-logic vlsi digital-design
【发布时间】：2015-03-02 19:56:38
【问题描述】：
初始状态：
Q = 0, D1D0 = 00, Q' = 1, JK = 00编码器输入：0001
在第一个时钟脉冲之后，
D1D0 = 01 编码器输入：0011 所以JK =01 重置输出Q = 0, Q' =1
在第二个时钟脉冲之后，
D1D0 = 10 编码器输入：0101 所以JK =10 设置输出Q = 1, Q' =0
在第三个时钟脉冲之后，
D1D0 = 11 编码器输入：1110 所以JK = 11。切换输出。
或Q 从1 切换到0。
【讨论】：