Verilog数值大小比较

Verilog在进行数值比较时，一旦有负数存在，就一定要注意定义为signed型变量。

补充：在进行减法运算时，也要注意定义为signed型变量。