上拉电阻（门级电路输入端与接vdd之间的电阻）

上拉电阻示意

如图为上拉电阻的示意。

输入引脚电平

此时输入引脚为在高电平。
关于为什么会有这样的作用，个人理解是主要由于vdd引起，然后门的输入阻抗又远大于上拉电阻，因此为高电平。对于coms和ttl电路都是如此。

电阻作用

这个电阻的主要作用是防止ESD和EOS效应将芯片烧毁。
（ESD: 静电释放 EOS: 电气过应力）
注意：任何时候都不建议将输入引脚直接接到vdd或者是gnd。