1.

错误提示很清楚了,就是没法读到这个路径下的文件“D:/Xilinx/verilog/src/glbl.v”

去这个目录下,把这个文件拷出来,自己建一个目录,重新建一个工程。

如果还不行,确认一下,glbl.v文件是不是只读存档,如果是,把这些属性去掉。


2.modelsim Error: (vsim-3170) Could not find 'test/test_691_power_down/sim/wor
错误显示不能找到文件,实际是文件名称与module名称不对应。统一之后就好了。

相关文章:

  • 2022-01-16
  • 2021-07-26
  • 2021-04-10
  • 2021-12-31
  • 2021-09-17
  • 2021-10-24
  • 2021-03-30
  • 2022-01-13
猜你喜欢
  • 2021-08-22
  • 2021-08-30
  • 2021-09-23
  • 2022-01-04
  • 2021-06-06
相关资源
相似解决方案