原因:顶层模块的module名没有和工程名同名

解决方法:把顶层模块 module名改成和工程名同名

 

最近在玩QUARTUS 11遇到此问题!

问题补充:本人用的时VERILOG HDL硬件描述语言!

答案:
菜单Assignments -> Settings...
打开后点击第一个General选项里,在Top-level entity标签指示下的编辑框里输入你的VERILOG HDL文本里的实体名字就OK了。例如:

Error: Top-level design entity "demo" is undefined

 

Error: Top-level design entity "demo" is undefined

 

Error: Top-level design entity "demo" is undefined

 

相关文章:

  • 2022-03-09
  • 2021-08-01
  • 2022-12-23
  • 2022-12-23
  • 2021-08-09
  • 2022-12-23
  • 2022-01-07
  • 2022-12-23
猜你喜欢
  • 2021-12-06
  • 2022-12-23
  • 2021-10-19
  • 2022-12-23
  • 2021-09-11
  • 2022-12-23
  • 2021-05-24
相关资源
相似解决方案