前言

PCIe Spec规定,PCIe设备必须是Short-Circuit Tolerant的,这可以让PCIe卡支持热插拔的功能。此外,由于PCIe总线是一种高速的差分总线,因此,其收发两端是交流耦合的(AC-Coupled)。一般情况下,靠近发送端的链路上放置电容来滤除直流信号,如下图所示:

 

#PCIE# 物理层电气层(PMA-1)

详细的差分收发对模型如下图所示:

#PCIE# 物理层电气层(PMA-1)

当然,如果PCIe设备把电容集成到Silicon(芯片)中,也是可以的(不过一般不会这么做,因为在芯片内部集成大电容成本很高)。使用交流耦合的另一个优势是,可以允许链路两端的设备使用不同的电源和地。

注:关于半导体中的电容,以及芯片周围的一堆退耦电容是什么鬼,打算找个时间单独写一篇文章来详细地聊一聊。

注:关于PCIe的热插拔实现机制,后续单独写一篇文章来介绍。有兴趣的读者也可自行阅读PCIe Card Spec的相关章节。

需要注意的是,PCIe总线采用的是嵌入式时钟,即只有数据Lane,并没有时钟Lane(对于Gen1/Gen2,是通过8b/10b编码来嵌入和恢复时钟的;对于Gen3及之后的版本,是通过扰码和128b/130b来实现嵌入和恢复时钟的)。

 

#PCIE# 物理层电气层(PMA-1)

 

L0模式下的链路结构图(状态图)如下:

#PCIE# 物理层电气层(PMA-1)

L0s模式下的链路结构图(状态图)如下:

#PCIE# 物理层电气层(PMA-1)

L1模式下的链路结构图(状态图)如下:

#PCIE# 物理层电气层(PMA-1)

L2模式的链路结构图(状态图)如下:

#PCIE# 物理层电气层(PMA-1)

L3模式的链路结构图(状态图)如下:

#PCIE# 物理层电气层(PMA-1)

 

 


总结

提示:这里对文章进行总结:
例如:以上就是今天要讲的内容,本文仅仅简单介绍了pandas的使用,而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。

相关文章:

  • 2021-12-27
  • 2021-11-07
猜你喜欢
  • 2022-12-23
  • 2021-11-28
  • 2021-12-19
  • 2021-06-14
  • 2021-07-02
  • 2022-12-23
  • 2021-12-30
相关资源
相似解决方案