背景:

//----------------------------------------------------------------------------------------------------------------------------------------
一般我们习惯于在非阻塞赋值前加入一个延迟值,如下:
verilog中仿真延迟为负数会怎么样
假设这个延迟值为负数会怎么样?

验证:

//----------------------------------------------------------------------------------------------------------------------------------------
1、直接给一个负数的值,如下:
verilog中仿真延迟为负数会怎么样
此时编译器会识别到这个错误,编译失败,如下:
verilog中仿真延迟为负数会怎么样
2、通过realtime变量传递一个负值,如下:
verilog中仿真延迟为负数会怎么样
此时编译可以通过,但是仿真时会提示你,实际生效的延迟值为0
verilog中仿真延迟为负数会怎么样
使用的vcs版本为2016.06。

 

 

 

 

相关文章:

  • 2021-12-03
  • 2021-08-17
  • 2022-12-23
  • 2021-04-02
  • 2021-08-03
  • 2021-06-22
猜你喜欢
  • 2022-12-23
  • 2021-07-02
  • 2021-10-26
  • 2022-12-23
  • 2021-11-28
  • 2021-06-04
  • 2022-12-23
相关资源
相似解决方案