在allegro中，使用route keepin层来划定电路板的电气元素的有效范围。在实际的pcb开发工程中，往往是由外形设计处提供一个外形规定文件（比如cad画的dxf文件等），然后电路工程师将外形规定文件导入pcb工程中。在上一篇文章cadence allegro导入dxf文件中使用outline层绘制了电路板的板框（外形）。但是很多情况下禁止布线区和板框并不相同，因此需要使用zcopy指令，根据板框绘制一个相应的route keepin层。
1.按上图所示，点击edit ->zcopy。
2.在右下角的栏目中选择要复制过去的层，选择route keepin，下方的选项选择all，也就是说禁止布线层对所有层都生效。随后选择内缩/扩张，禁止布线层一定是比板框小的（比板框大还有啥用），因此选择内缩contract，内缩的值依情况而定，这里我设置的10mil。
设置好后用鼠标直接单击原先绘制的outline层的线，可以看到在内层出现了一层黄色的内圈，这就是禁止布线层了。