实验要求:
1.放置2个2-4译码器模块,则总共有2组SW,每组2个,2组LED,每组4个,每组SW分别控制其对应的LED组。
实验步骤:
FPGA 电路开发入门实验二 译码器组合逻辑
bdf 添加通过.v文件生成的自定义符号模块 FPGA 电路开发入门实验二 译码器组合逻辑
编译后配置引脚,编译下载
FPGA 电路开发入门实验二 译码器组合逻辑
FPGA 电路开发入门实验二 译码器组合逻辑
FPGA 电路开发入门实验二 译码器组合逻辑
实验要求:
2.参照代码,设计一个3-8译码器,完成类似的拨码开关实验。注意代码中的信号宽度设定。
实验步骤:FPGA 电路开发入门实验二 译码器组合逻辑
bdf 添加通过.v文件生成的自定义符号模块 FPGA 电路开发入门实验二 译码器组合逻辑
编译后配置引脚,编译下载(其余小灯亮应该是没有设置不用引脚为三态)FPGA 电路开发入门实验二 译码器组合逻辑
实验要求:
3.自行查阅手册中的7段译码器管脚对应关系,用4个拨码开关控制一个7段译码器的数字,从0- 9-A-F,共16个数字和字母。
实验步骤:
FPGA 电路开发入门实验二 译码器组合逻辑
bdf 添加通过.v文件生成的自定义符号模块 FPGA 电路开发入门实验二 译码器组合逻辑
编译后配置引脚,编译下载
FPGA 电路开发入门实验二 译码器组合逻辑
FPGA 电路开发入门实验二 译码器组合逻辑

相关文章:

  • 2021-10-16
  • 2021-12-23
  • 2021-10-01
  • 2021-11-18
  • 2021-05-14
  • 2021-12-04
  • 2021-08-06
猜你喜欢
  • 2021-05-06
  • 2022-01-21
  • 2021-05-09
  • 2021-11-30
  • 2022-12-23
  • 2021-06-27
相关资源
相似解决方案