Veriloga中输出出现延迟解决方法

Veriloga建模仿真出现delay的解决

想用verilog建立一contention detector,但建模仿真后出现输出结果有延迟，同事提醒可能时间建立有问题。原代码如下：

Veriloga中输出出现延迟解决方法
下面是仿真结果：
Veriloga中输出出现延迟解决方法
从结果看输出有一定延迟，veriloga理应是理想模型不应该有这样的问题。同事提醒后加入语句bound_step(1n)。解决！

debug后仿真结果
Veriloga中输出出现延迟解决方法

相关文章：

  • 2022-12-27
  • 2021-12-18
  • 2022-02-10
  • 2021-04-07
  • 2021-06-27
  • 2022-12-23
  • 2021-08-11
  • 2021-11-19
猜你喜欢
  • 2021-10-14
  • 2022-01-06
  • 2021-08-26
  • 2021-11-29
  • 2022-12-23
  • 2022-12-23
相关资源
相似解决方案
热门标签
Java Python linux javascript Mysql C# Docker 算法 前端 SpringBoot Redis Vue spring 设计模式 .net core .net kubernetes c++ 数据库 数据结构 大数据 js 机器学习 微服务 Android Go 程序员 面试 JVM ASP.net core 云原生 人工智能 后端 PHP git CSS golang k8s Nginx Django mybatis 深度学习 多线程 React 架构 devops 爬虫 云计算 Spring Boot LeetCode