【发布时间】:2018-04-21 04:58:32
【问题描述】:
有一个名为 riscv-template 的存储库: https://github.com/ucb-bar/project-template
看起来当我想通过添加源代码来制作我自己版本的 risc-v Rocketchip SoC 时,使用这个模板会对我有所帮助。
如果我使用普通存储库 (https://github.com/freechipsproject/rocket-chip),并修改其中的代码,只需编译源代码即可。
但是,在 riscv-template 的情况下,当我通过 make 目录添加自己的项目时,似乎 verisim 目录中的 'make' 需要我生成器和TestHarness。
仅在我自己制作的“Configs.scala”中指示 CONFIG 标志是行不通的。
'Generator' 和 'TestHarness' 有什么作用,我为什么需要在这个存储库中,以及我应该在这些文件中放入什么。
似乎没有关于rocketchip soc是如何编译的信息。
【问题讨论】: