【问题标题】:Is there a way to run freely available systemverilog testbenches on osx有没有办法在 osx 上运行免费的 systemverilog 测试平台
【发布时间】:2023-03-19 18:55:01
【问题描述】:

我正在尝试在 OSX Yosemite (10.10.3) 上为 Systemverilog 运行一些测试平台。我所知道的唯一可以使用的免费模拟器是无法处理测试平台的 Verilator 和显然处理“非常少”的 SystemVerilog 的 Icarus。有什么我可以在 Mac 上使用来运行 SystemVerilog 测试台的吗?

【问题讨论】:

    标签: macos osx-yosemite system-verilog


    【解决方案1】:

    您可以使用 Windows 模拟器。

    “免费”模拟器都不支持测试台的受限随机生成、断言或功能覆盖。

    【讨论】:

      【解决方案2】:

      如果您乐于使用基于网络的方式,EDA Playground 提供 Riviera-PRO 的教育版,它具有完整的 SystemVerilog 支持。

      Altera toolchain 提供的 Modelsim 的“免费”版本是有限的,但可以运行 UVM,但有一些注意事项。来自老EDA Playground docs

      UVM 可以与 ModelSim 10.1d 一起使用,只要遵循以下编码风格调整:

      在创建uvm_sequence时,在构造函数中放入:do_not_randomize = 1'b1;

      class my_sequence extends uvm_sequence #(my_transaction);
      
      function new();
        // MUST BE SET when using ModelSim
        do_not_randomize = 1'b1;
      endfunction
      

      【讨论】:

        猜你喜欢
        • 2018-08-18
        • 1970-01-01
        • 1970-01-01
        • 2017-04-04
        • 1970-01-01
        • 2010-10-23
        • 1970-01-01
        • 1970-01-01
        • 1970-01-01
        相关资源
        最近更新 更多