这个花括号在 Systemverilog 中是什么意思？ [复制]

Question

我开始学习 SystemVerilog。我被优先级编码器卡住了，无法获得这部分：

priority if (encoder_in == {{14{1'bx}},1'b1,{1{1'b0}}}) 

Answer 1

这实际上是 3 个常量的串联。

{  {14{1'bx}}, 1'b1, {1{1'b0}}  }
1--^^^^^^^^^^ 
2--------------^^^^
3--------------------^^^^^^^^^

1. 是一个复制操作符，它生成一个 14 位的“x”。

2. 是一位1

3. 是具有单次重复的复制运算符。我不知道为什么会这样使用它。

以下是等价的表达式：

{{14{1'bx}}, 1'b1, 1'b0}

或者这个

{{14{1'bx}}, 2'b10}

或者这个：

 16'xxxxxxxxxxxxxx10

接下来，priority 是一个系统 verilog 修饰符，可以应用于 if 或 case 运算符。阅读系统 verilog 中的 unique end priority 修饰符。