verilog 中的数据类型错误

【问题标题】：Data type errors in verilogverilog 中的数据类型错误
【发布时间】：2020-06-20 08:26:37
【问题描述】：

我写了一些Verilog代码，其中一部分代码如下：

int i;
          add_bit = 1'b0;
          for (i = 0; i < add_len; i++)
              add_bit = add_bit ^ (pat[4 + i]);
      end

执行此操作后，我收到以下错误：

Do not use bit, byte, shortint, int and longint

您能在这里提出任何修复建议吗？

【问题讨论】：

标签： verilog

【解决方案1】：

int 是 SystemVerilog 关键字（IEEE 标准 1800）。为避免该编译错误，您需要在模拟器中启用 SV，或者您可以将 int 替换为 integer 关键字。

【讨论】：