8259A 中断控制器在服务中断时如何处理中断？

Question

我正在阅读"Intel 8259A" document，其中有一段我无法完全理解（第7页结束）：

当 8259A PIC 接收到中断时，INT 变为活动状态并启动中断确认周期。如果在两个 INTA 脉冲之间发生更高优先级的中断，则 INT 线在第二个 INTA 脉冲之后立即变为非活动状态。经过一段未指定的时间后，INT 线再次被激活，表示更高优先级的中断等待服务。此非活动时间未指定，并且可能因部件而异。设计人员在设计使用 8259A 的系统时应注意这一点。建议遵循适当的异步设计技术。

我了解在第一个 INTA（最初确认中断）之后和第二个 INTA（CPU 想要 8 位中断向量）之前，如果“激活”更高优先级的中断线（我不是电子工程师），INT 线到 CPU 被停用并在未指定的时间段后重新激活。

我不明白的是：

1. 作为准系统（OS 内核）开发人员，所讨论的行为对我有什么影响？

2. 提到的“异步设计技术” - 这些是硬件设计技术，还是对编写内核的人的暗示？在我看来，如果在两个 INTA 脉冲之间出现中断，我无能为力 - 这一切都发生在我作为内核开发人员真的无法控制的层面上，可以吗？

Answer 1

关于问题1：

在INTA脉冲之后发生的高优先级中断与在INTA脉冲之间发生的唯一区别在于当 CPU通知更高优先级的挂起中断。在后一种情况下会有零个或多个周期的延迟。这可能会影响时序关键代码，因为硬件设备可能会在 CPU 确认之前撤回其中断信号，从而导致虚假中断（参见 p7 上引用文本之前的段落）。