emacs verilog-mode 局部变量未解析

Question

我正在尝试在 SystemVerilog 文件本身中设置一些 Verilog 模式的局部变量，例如：

// Local Variables:
// verilog-library-flags:("-y ../../../ip_lib/")
// verilog-typedef-regexp: ".*_t$"
// verilog-auto-reg-input-assigned-ignore-regexp: ".*")
// End:

然后我在命令行中调用emacs来生成代码：

emacs --batch ./test.sv    -f verilog-batch-auto

但这告诉我它找不到应该在 ../../../ip_lib/ 中的模块

但是如果我使用：

emacs -q   --eval='(progn (setq-default verilog-library-flags "-y ../../../ip_lib") (setq-default verilog-typedef-regexp ".*_t$"))' --batch ./test.sv    -f verilog-batch-auto

它有效。什么问题？

Answer 1

我不使用verilog，但是看了你的例子我可以看到

(setq-default verilog-library-flags "-y ../../../ip_lib")

和

// verilog-library-flags:("-y ../../../ip_lib/")

正在设置不同的类型。前者是一个字符串值，而后者是一个list值（包含单个项目，是一个字符串）。

所以这大概就是问题所在。