【问题标题】:Meaning of cores and logical processors in intel icoreintel icore中核心和逻辑处理器的含义
【发布时间】:2016-12-19 17:48:39
【问题描述】:

在我的笔记本电脑中,我在任务管理器 -> 性能 -> CPU ==> CoresLogical Processors 下看到两个术语。

以下是相同的屏幕截图:

我的笔记本电脑装有英特尔酷睿 i3。

谁能帮我理解什么是core,什么是logical processors

【问题讨论】:

  • 投票迁移到 superuser.com,这是主题。 (这与投票结束是分开的,因为“可能是超级用户的话题”)

标签: cpu intel multicore


【解决方案1】:

我会认为这个帖子是题外话。

它们是不同级别的抽象。在更高级别,我们有一个物理 CPU(一个物理插槽)。一个 CPU 分为两个物理内核。每个内核都有自己的执行指令的电路和自己的 L1 和 L2 缓存。也就是说,两个核心可以同时工作,因为核心是独立的(大部分情况下)。但是,它们通过共享的 L3 缓存共享连接。一个 CPU 单元有两个 L1 缓存,两个 L2 缓存和一个 L3 缓存在两个内核之间共享。

英特尔使用超线程 (HT) 技术以更有效的方式重用处理单元/电路。比方说,每个核可以有一个处理电路来加两个数,一个处理电路来执行两个数的乘法。如果您需要将两个数字相加并相乘另外两个数字,您可以在同一个内核上同时执行这些操作。这就是为什么 Windows 操作系统使用 HT 技术威胁每个内核作为两个逻辑处理器。

但这并不是真正的并行,因为如果你需要将多个不同的数字相加,你不能在同一个内核上做,因为内核中只有一个加法电路。在某些情况下,可以优化指令队列以同时利用同一内核上的不同处理电路,但在其他情况下,由于执行计划,它无法优化。

【讨论】:

  • 我知道这是题外话,我用它作为最后的手段来消除我的疑虑。我确实在 youtube 和其他在线材料上收听了视频,但仍然存在疑问。非常感谢您的回答。
  • 我认为这不能很好地解释 HT 如何为乱序执行提供更多指令级并行性。 OP 的 Skylake CPU 已经可以在独立乘法和加法指令的单线程序列中利用指令级并行性,因为它是一个超标量乱序内核,如果输入可以在每个时钟运行多达 4 个add 指令操作数已准备就绪。或乘以 3 adds。 (但如果一个时钟的输入来自前一个的输出,则每个时钟只有一个 addadd 有 1 个周期延迟,但每个时钟吞吐量有 4 个)。
  • re: off-topic: 像我一样投票迁移到超级用户。
猜你喜欢
  • 1970-01-01
  • 2014-02-23
  • 1970-01-01
  • 2013-07-04
  • 1970-01-01
  • 2015-06-26
  • 2014-07-19
  • 1970-01-01
  • 2014-12-11
相关资源
最近更新 更多