ARM Cortex M7 非对齐访问和 memcpy答案

【问题标题】：ARM Cortex M7 unaligned access and memcpyARM Cortex M7 非对齐访问和 memcpy
【发布时间】：2018-06-14 22:35:13
【问题描述】：

我正在使用 GCC 为 Cortex M7 编译此代码：

// copy manually
void write_test_plain(uint8_t * ptr, uint32_t value)
{
    *ptr++ = (u8)(value);
    *ptr++ = (u8)(value >> 8);
    *ptr++ = (u8)(value >> 16);
    *ptr++ = (u8)(value >> 24); 
}

// copy using memcpy
void write_test_memcpy(uint8_t * ptr, uint32_t value)
{
    void *px = (void*)&value;
    memcpy(ptr, px, 4);
}

int main(void) 
{
    extern uint8_t data[];
    extern uint32_t value;

    // i added some offsets to data to
    // make sure the compiler cannot
    // assume it's aligned in memory

    write_test_plain(data + 2, value);
    __asm volatile("": : :"memory"); // just to split inlined calls
    write_test_memcpy(data + 5, value);

    ... do something with data ...
}

我得到以下带有 -O2 的 Thumb2 程序集：

// write_test_plain(data + 2, value);
800031c:    2478        movs    r4, #120 ; 0x78
800031e:    2056        movs    r0, #86  ; 0x56
8000320:    2134        movs    r1, #52  ; 0x34
8000322:    2212        movs    r2, #18  ; 0x12
8000324:    759c        strb    r4, [r3, #22]
8000326:    75d8        strb    r0, [r3, #23]
8000328:    7619        strb    r1, [r3, #24]
800032a:    765a        strb    r2, [r3, #25]

// write_test_memcpy(data + 5, value);
800032c:    4ac4        ldr r2, [pc, #784]  ; (8000640 <main+0x3a0>)
800032e:    923b        str r2, [sp, #236]  ; 0xec
8000330:    983b        ldr r0, [sp, #236]  ; 0xec
8000332:    f8c3 0019   str.w   r0, [r3, #25]

有人可以解释memcpy 版本的工作原理吗？这看起来像是对目标地址的内联 32 位存储，但这不是问题吗，因为 data + 5 肯定没有与 4 字节边界对齐？

这可能是由于我的源代码中的一些未定义行为而发生的一些优化吗？

【问题讨论】：

你用的是什么 C 库？
Cortex-M7 默认支持使用str 指令的未对齐写入。这可以在运行时更改（忘记如何调用标志）。您也可以尝试使用uint64_t，因为STRD 在未对齐时会触发故障。
@TurboJ：谢谢，Johan 提到了下面的标志，但是如果控制器支持对齐访问，你知道为什么有人会使用这个标志吗？
为了能够在开发过程中捕获 - 稍慢 - 未对齐的访问。也为了与 armv6-m aka Cortex-M0 兼容。
标志是SCB.CCR.UNALIGN_TRP；另请注意，strongly ordered 和 device 内存禁止未对齐的访问（无论此标志如何），这通常是映射外设寄存器的位置。

标签： c embedded memcpy memory-alignment cortex-m

【解决方案1】：

对于 Cortex-M 处理器，通常允许字节、半字和字的未对齐加载和存储，并且大多数编译器在生成代码时都会使用此功能，除非他们被指示不这样做。如果你想防止 gcc 假定未对齐的访问是正常的，你可以使用 -mno-unaligned-access 编译器标志。

如果您指定此标志，gcc 将不再内联对memcpy 的调用，而write_test_memcpy 看起来像

write_test_memcpy(unsigned char*, unsigned long):
  push {lr}
  sub sp, sp, #12
  movs r2, #4
  add r3, sp, #8
  str r1, [r3, #-4]!
  mov r1, r3
  bl memcpy
  add sp, sp, #12
  ldr pc, [sp], #4

【讨论】：

谢谢！我在 ARM M7 用户指南中发现了this chapter，它确实指出 STR 和 LDR 可以使用未对齐访问，但是我不明白 “未对齐访问通常比对齐访问慢” -- 手册中没有任何内容表明 LRD 和 STR 的循环计数可以分别不同于 1 和 2 循环。您知道这是什么意思吗，或者我在哪里可以找到有关这些情况下的周期计数的信息？
“对于 Cortex-M 处理器，通常允许未对齐的字节、半字和字的加载和存储”这是明显错误的。它取决于配置并且被强烈弃用，特别是对于堆栈上的数据。启用时它的性能也低得多。
@Olaf：谢谢，但我在 ARM 文档中的任何地方都找不到有关性能影响的信息，这些说明（LDR、STR）在手册中有确切的循环计数，并且有没有提到我能找到的任何不同的周期计数。
LDR/STR 指令清楚地表明要为内存访问添加周期。加上非对齐 R/W 不能使用 LDRD/STRD/LDRM/STRM，可能只使用部分缓存线，每个字最多需要 3 次访问。这只是 if 未对齐的访问完全启用！这通常是不正确的，因为如果您遵循严格的别名规则，干净的代码不会有经常执行交叉对齐复制。最后：在嵌入式代码中你不应该复制太多。只是出于整体性能的原因。

【解决方案2】：

Cortex-M 7、M4、M3 M33、M23 确实支持非对齐访问 M0、M+ 不支持非对齐访问

但是，您可以通过设置配置和控制寄存器中的 UNALIGN_TRP 位来禁用 cortexm7 中对未对齐访问的支持，任何未对齐访问都会产生使用错误。

从编译器的角度来看，默认设置是生成的汇编代码执行非对齐访问，除非您使用编译标志 -mno-unaligned-access 禁用它

【讨论】：

谢谢。实际上，当读取位于内存某些部分之间的地址边界时，即使允许未对齐访问，我们也遇到过问题。我没有直接参与，所以我不确定具体细节，但 IIRC 32 位字中的最后 16 位为零，除非我们强制编译器读取为单个字节。
@lou 是在 ST MCU 上吗？他们通常有两组 SRAM，我认为这种行为是有意义的