硬件设计一个3位二进制数加法器

Question

我想设计一个二进制全加器来添加 3 个二进制数， 这个加法器的典型单元格如下所示

有人可以解释为什么我们有 2 个进位到下一位吗？ 问候

Answer 1

让我们看一个特定的公式：0b11 + 0b11 + 0b11 == 0b1001。

它的示意图如下所示：

Adder 0 具有以下属性：

• 普通输入的总和最多可达到0b11。
• 携带的输入应始终为0b00。
• 最大输出为0b11（一个进位位，一个输出位）。

加法器 1 具有以下属性：

• 普通输入总计最多可达到0b11。
• 携带的输入总数可以为0b01。
• 最大输出为0b100（两个进位位，一个输出位）。