【发布时间】:2018-03-02 22:00:58
【问题描述】:
我想计算信号高值和低值之间的时钟周期数。我有一个信号 SIG,它在模拟过程中多次变高和变低。我想计算高/低时的平均周期数。
有人可以指导我如何实现它。如果您需要更多说明,请告诉我。
【问题讨论】:
-
您是在问如何构建进行此计算的硬件,还是只是想在模拟中分析信号?
-
分析信号。我想编写一个只捕获写信号和时钟的逻辑。并计算平均每次写入/读取需要多少个时钟周期。
标签: system-verilog clock