xilinx virtex 5 板中部分重新配置的起点答案

【问题标题】：start point for partial reconfiguration in xilinx virtex 5 boardxilinx virtex 5 板中部分重新配置的起点
【发布时间】：2015-03-05 09:59:55
【问题描述】：

我将学习使用部分重配置 xilinx 板。我已阅读 xilinx 指南并了解 ISE、提前计划和 vivado。但一开始我找不到任何例子。是否有简单的示例代码开始？制作部分重配置项目的步骤写在 xilinx 用户指南（ug720）中，但没有任何 verilog 或 vhdl 代码可以合成并继续使用它们！是否有简单的代码可以从它们开始？

【问题讨论】：

标签： xilinx-ise vivado

【解决方案1】：

您可以从不同的柜台设计开始。计数器用作时钟分频器以生成 2.0、1.0 和 0.5 Hz 信号，并显示在 LED 上。

每个计数器都是一个可重新配置的设计，您的顶层模块代表计数器输出到 LED 引脚的映射。因此，如果您的重新配置正确，频率应该等于所选的部分设计。

现在您可以扩展您的设计并添加 DCM/MMCM、BlockRAM 或其他任何东西。

【讨论】：

感谢您的帮助。正如您所说，我写了 2 个计数器。另一个问题？我怎样才能自动交换我的分区。我提前设计了计数器，现在我有 3 个模块，但我不知道如何控制它们的交换？
您应该在本网站上以自己的问题提出每个问题，以便更多人看到您的新问题。