如何在 Vivado 上合成 Rocket-Chip？

【问题标题】：How to synthesis Rocket-Chip on Vivado?如何在 Vivado 上合成 Rocket-Chip？
【发布时间】：2018-11-08 01:06:06
【问题描述】：

我正在尝试在 Vivado 上合成 Rocket-Chip。我能够在 Vivado 上运行仿真并获得所需的结果。但是，当我合成相同的设计并运行合成后仿真时，我不会得到相同的结果。我使用了在 vsim 目录中运行“make verilog”后生成的 2 个文件。对于综合，我定义了变量“SYNTHESIS”。我可能会错过哪些事情才能得到适当的结果？

【问题讨论】：

标签： vivado synthesis chisel rocket-chip

【解决方案1】：

您应该首先生成 Verilog 输出，将其合并到您的系统或 SoC 中，然后照常将其传递给 Vivado

【讨论】：

感谢@Templer 的回复。是的，我首先生成verilog 文件。在我的例子中，它们被命名为“freechips.rocketchip.system.DefaultConfig.behav_srams.v”和“freechips.rocketchip.system.DefaultConfig.v”，然后使用这些文件构建一个 Vivado 项目。我可以使用这些文件在 Vivado 上进行仿真，但是当我综合并运行综合后仿真时，我得到了完全符合预期的结果。

猜你喜欢

1970-01-01
1970-01-01
2022-11-30
1970-01-01
2019-12-14
1970-01-01
1970-01-01
1970-01-01
1970-01-01

相关资源

下载 2023-03-28
下载 2021-06-26
下载 2023-01-22

最近更新更多

热门标签

Java Python linux javascript Mysql C# Docker 算法前端 SpringBoot Redis Vue spring 设计模式 .net core .net kubernetes c++ 数据库数据结构大数据 js 机器学习微服务 Android Go 程序员面试 JVM ASP.net core 云原生人工智能后端 PHP git CSS golang k8s Nginx Django mybatis 深度学习多线程 React 架构 devops 爬虫云计算 Spring Boot LeetCode