【发布时间】：2013-10-22 07:24:30
【问题描述】：
您好，我正在尝试将 LED 输出分配为永久开启，并想知道如何为输出分配恒定值，以及是否可以在我的 ucf 文件中执行此操作。
Net "0" = P16;
但它不起作用。
【问题讨论】：
-
您的目标是什么硬件？我假设这是针对 FPGA 的。
标签： coding-style verilog system-verilog
【发布时间】：2013-10-22 07:24:30
【问题描述】：
我不确定您为什么要这样做，但您可以尝试使用全局复位信号的反相来保持 LED 亮起。断言复位时 LED 会熄灭，但这应该是很短的时间。
【讨论】：
您可以通过以下方式将信号拉高：
o_led_drive <= 1'b1;
o_led_drive 是驱动 LED 的信号。一旦 FPGA 出现，这应该可以工作并照亮您的电路板。
【讨论】：
-
为了确保我的事情正确，o_led_drive 是一个输出，我必须在我的 ucf 文件中映射到我的 LED 对吗？