Makefile 中的自动变量未正确扩展

Question

我正在使用以下代码：

HELLO_WORLD=hello

$(HELLO_WORLD): $(addsuffix .c,$@)
        gcc $< -o $@

但是，当我运行代码时，我收到以下错误，暗示 $

gcc  -o hello
gcc: fatal error: no input files

当我使用以下代码时...

HELLO_WORLD=hello

$(HELLO_WORLD): $(addsuffix .c,$@)
        gcc $(addsuffix .c,$@) -o $@

...Makefile 评估为以下命令...

gcc hello.c -o hello

...这正是我想要的。但是，我不想使用 adduffix 两次。如果我更改了先决条件，我想使用 $

Answer 1

问题不在于配方中 $< 的扩展。问题在于先决条件列表中$@ 的扩展。

自动变量，例如$@，仅在配方中定义，而不在目标或先决条件列表中定义。这在GNU Make manual section on automatic variables 中突出显示：

一个常见的错误是尝试在先决条件列表中使用$@；这行不通。

hello.c 实际上不在先决条件列表中这一事实并不妨碍您调用make hello。这只是意味着make hello 将始终调用编译器，即使hello.c 没有被修改。但这确实意味着$< 将与计算的先决条件列表一样为空。

GNU make 确实有一个功能可以让您对先决条件进行第二次扩展；这在手册中有说明。但更简单的解决方案是根本不依赖先决条件列表中的$@。如果您尝试创建自己的通用 C 编译配方，请为目标文件 (.o) 目标使用模式规则。对于最终的可执行文件，列出最终可执行文件的所有先决条件（几乎可以肯定不止一个文件）。

通常这是使用名称为SRCS 和OBJS（或SOURCES 和OBJECTS，如果您不介意输入元音）的单独变量来完成的。通常，您将目标文件作为最终可执行文件的先决条件（这将是一个链接操作），因为每个单独的源文件都有自己的头文件先决条件。

Answer 2

根本问题是自动变量只在配方中定义。因此，在先决条件中，未定义 $@。因为 $

因此，确实有两种方法可以解决此问题。第一种方法有点笨拙，但您可以使用二次扩展。这基本上允许我们做我们想做的事，而无需添加太多代码......

HELLO_WORLD=hello

SECONDARYEXPANSION:
$(HELLO_WORLD): $(addsuffix .c,$$@)
        gcc $< -o $@

更合适的方法是重构 Makefile 和使用模式规则。这为我们提供了构建任何 C 文件的通用方法。使用以下 Makefile，我们可以运行“make”或“make hello”来构建可执行文件。

HELLO_WORLD=hello

all:
        $(MAKE) $(HELLO_WORLD)

%: %.c
        gcc $< -o $@