RISC-V字操作是如何执行的？

【问题标题】：How RISC-V Word Operation is performed?RISC-V字操作是如何执行的？
【发布时间】：2018-04-20 10:23:54
【问题描述】：

在 64 位处理器的情况下，如果要进行字操作，那么第 32 位将被视为有符号位还是幅度位？

【问题讨论】：

【解决方案1】：

ADDW、SUBW 指令，例如来自 riscv-spec-v2.2：

ADDW 和 SUBW 是 RV64I 专用指令，其定义类似到 ADD 和 SUB，但对 32 位值进行操作并产生带符号的 32 位结果。溢出被忽略，结果的低 32 位是符号扩展为 64 位并写入目标寄存器。

因此是一个符号位。如果您不想要这个，请不要使用“w”变体并确保高位寄存器位为零。乘法指令有点不寻常，您必须明确地管理上限和下限。

【讨论】：