zynq ultrascale+ zcu102 上的 RISCV答案

【问题标题】：RISCV on zynq ultrascale+ zcu102zynq ultrascale+ zcu102 上的 RISCV
【发布时间】：2023-03-23 15:57:01
【问题描述】：

我想在 zcu102 xilinx 板上加载 riscv。我查看了各个站点，他们有其他特定板的代码，我不太确定如何移植它。由于我是初学者，你能提供一些起点吗？

我尝试了 lowrisc 实现，但无法将其移植到 zcu102。

抱歉，含糊不清。我想在 fpga 上运行 riscv soc 平台，例如 lowrisc。但是他们的 github 中给出的代码是针对 nexy4 ddr 板进行优化的。我遇到了将其转换为 zcu102 的问题。所以，我在问是否有一些我可以遵循的步骤？需要更改接口列表吗？

【问题讨论】：

只是为了避免误解：您想获取 RISC-V HDL（Verilog 或 VHDL）代码并让它在 ZCU102 Xilinx 板上工作。
是的。我想运行任何 SOC 平台，例如 Rocketchip 或 lowrisc
我已经用您在评论中提供的重要信息更新了您的问题。就目前而言，这个问题太宽泛了。尝试询问具体的问题，例如“如何将代码B的接口A连接到电路板的接口C。”这不是一项简单的任务，除非你有足够的经验使用 HDL 语言。

标签： fpga riscv

【解决方案1】：

Risc-V 不是处理器。

Risc-V 是由某些处理器实现的指令集 (ISA)。然后，如果你想“加载”一个 Risc-V 处理器，你必须选择一个，然后用你的 FPGA 工具合成它（Vivado 用于 Xilinx）。

Here a list of Risc-V cores 在 Risc-v 基金会网站上。

【讨论】：

抱歉含糊不清。我想在 fpga 上运行 riscv soc 平台，例如 lowrisc。但是他们的 github 中给出的代码是针对 nexy4 ddr 板进行优化的。我遇到了将其转换为 zcu102 的问题。所以，我在问是否有一些我可以遵循的步骤？需要更改接口列表吗？

【解决方案2】：

您可以尝试来自 FPGA 内核的Instant Soc。编译器直接从 C++ 构建一个包括 RISC-V 处理器和 UART、I2C 等的 soc。所有外围设备都定义为 C++ 对象。非常容易使用。我主要使用它与 Artix 来连接Ethernet cores 上的 AXIS 流。

【讨论】：