【发布时间】:2016-09-08 00:12:22
【问题描述】:
我正在使用 Questasim 10.4c 来模拟 Systemverilog 设计,该设计在很多地方都使用了 `ifdef 编译器指令。示例:
`ifdef FOR_SIMULATION_ONLY
<code>
`endif
编译后,我还没有找到任何方法让 Questasim 能够明确告诉我 FOR_SIMULATION_ONLY 是否已定义。我仔细阅读了用户指南和命令参考手册,发现最接近的是将 -E 选项放在我所有的 vlog 编译语句中,然后检查创建的文件以查看是否定义了 FOR_SIMULATION_ONLY。不过,Questasim 能否告诉我,它是否是在无需使用 vlog -E 方法的情况下定义的?
【问题讨论】:
标签: system-verilog modelsim questasim