如何将软件链接到 BlueSpec RISC-V 实施？答案

【问题标题】：How to link the software to a BlueSpec RISC-V implementation?如何将软件链接到 BlueSpec RISC-V 实施？
【发布时间】：2021-03-31 15:49:44
【问题描述】：

希望你一切安好。

我从 RISC-V 开始，我希望在我的本地 FPGA（Arty A7 100T 或 ZCU102 Zynq UltraScale）中运行 BlueSpec SSITH P1 RISC-V。因此，使用 Vivado，我将 SSITH P1 IP 内核连接到以下 Xilinx IP 内核：Block RAM（单端口 ROM 存储器）、UART16550、GPIO 和 Block RAM（单端口 RAM 存储器），地址为 0x7000_0000、0x6230_0000、0x6FFF_0000 和 0xC000_0000 ，分别在SoC_Map 中定义。图片已附上。

我的问题是：如何将软件链接到硬件？

我想执行一个 Hello 程序并检查通过 UART 打印的字符串。显然，我不能为此使用 Vitis 平台，因为它无法识别 RISC-V 处理器。我使用 RISC-V 工具链和可用于Potato RISC-V bootloader example 的链接器生成了 Hello_world.coe（加载在 ROM IP 内核中）和 Hello_world.elf。我也很欣赏有关如何在 FPGA 上运行 BlueSpec 内核的任何教程。

非常感谢您提供的任何帮助。

【问题讨论】：

标签： fpga xilinx riscv bluespec

【解决方案1】：

我在处理 SSITH 时使用了该处理器。我们有一个不同的包装器，它不可用，但我认为开源 repo 的设置方式类似。

我们使用 riscv gdb 和 openocd 通过 JTAG 连接到处理器的调试接口，并使用 gdb 在处理器上加载、运行和调试软件。

您可以在 Piccolo 存储库上打开一个问题，以获取有关任何所需的 openocd 配置脚本等的更多详细信息。

【讨论】：

感谢您的回复。我将尝试在 GitHub 上打开一个问题。你有什么文档可以推荐 riscv GDB 和 openocd 来做同样的事情吗？