ModelSIM : 在 VHDL 中调试信号答案

【问题标题】：ModelSIM : debugging SIGNALs in VHDLModelSIM : 在 VHDL 中调试信号
【发布时间】：2015-03-27 22:49:14
【问题描述】：

我正在使用包含大量信号的 VHDL 代码，我应该能够在 ModelSim 的仿真中看到这些信号以调试我的设计。

我的问题是是否有必要在我的顶级实体上声明输出，以便我可以连接它们以访问这些内部信号，或者是否有任何其他方式可以从 ModelSim 访问它们？

【问题讨论】：

【解决方案1】：

如果您可以交互式评估您的设计模型

您可以使用波形转储显示来调试您的设计吗？您通常可以查看设计层次结构中的任何节点。

如果您需要算法或程序访问以进行验证

您的 Modelsim -2008 是否兼容？为了在未合成的测试台或块中进行验证，您可以使用外部名称。

参见 IEEE Std 1076-2008，8.2 外部名称。您可以通过提供路径名来访问信号、变量和常量。 Peter Ashenden 和 Jim Lewis 的书VHDL 2008 Just the New Stuff，第 2 章也描述了外部名称。

在 Modelsim 中

show 命令可以访问信号、进程、常量、变量和实体。请参阅 Modelsim 参考手册，命令，显示。可以从命令行或宏文件中输入命令。

【讨论】：

最后我发现可以直接从 VHDL 代码中添加信号，在 ModelSim 中对其进行编辑，然后右键单击我们想要查看的信号或变量。然后我们需要“添加”，我们将在波形窗口中看到它。