Arachne-pnr 内部时钟参考引脚答案

【问题标题】：Arachne-pnr internal clk reference pinArachne-pnr 内部时钟参考引脚
【发布时间】：2020-02-29 14:14:49
【问题描述】：

我想知道要为 arachne-pnr pcf 文件添加的内部 clk 参考引脚号。我正在为具有 iCE40 HX8k 芯片（由 yosis 和 arachne 支持）的 Alchitry Cu 板进行合成。我无法理解 pcf 文件中的管脚编号与芯片管脚之间的相关性...

如果有人可以给我一个示例 pcf 文件，例如 DFF（使用时钟的东西），我会找出其余的。我在谷歌上搜索过，但没有成功。

我看到了一些关于 .gate... 命令的参考，但不明白是否应该将它添加到 pcf 文件或其他文件中并编译为 clk 输出。如果是这样，请给我那个命令示例

抱歉，问题太长了。任何帮助将不胜感激。

谢谢，巴拉特

【问题讨论】：

我在使用 Lattice 系统时也遇到过这个问题，但我在 github 存储库中发现了有用的东西，例如 github.com/damdoy/ice40_ultraplus_examples，可能值得查看其中一些存储库，看看是否已经有任何示例对于您正在使用的晶格系统。投赞成票，因为这是一个非常有用的问题，并且会让 Lattice 系统的新手感到非常震惊。
是的，这么少的支持。我自己想弄清楚。如果有点击会更新
J5,A8,J3（所谓的时钟）之间是什么关系。如果我尝试使用 arachne-pnr 编译它，它会显示错误。它需要数字 78,82 等。从原理图中可以确定引脚名称。但是你怎么会得到这个数字

标签： fpga ice40

【解决方案1】：

PCF 中的管脚编号与封装管脚编号相同。 “.gate”位于综合工具生成的 BLIF 文件中，而不是您放入 PCF 中的内容。

还请注意，arachne-pnr 现在已弃用并且基本上不受支持，您应该使用其后继者 nextpnr 进行开源布局和布线。它对 PCF 问题的处理也应该更好。

【讨论】：