使用管道将信息从系统 verilog 测试台传递到 C++ 程序

【问题标题】：Pass Information From System verilog Testbench to a C++ Program Using pipes使用管道将信息从系统 verilog 测试台传递到 C++ 程序
【发布时间】：2019-04-20 09:41:41
【问题描述】：

我希望能够通过管道将信息从 System Verilog 测试台传递到 c++ 程序。有没有办法实现这个。

【问题讨论】：

从系统 verilog 中，您可以使用 DPI 接口调用“C”函数。后者可以为所欲为。

标签： verilog system-verilog modelsim

【解决方案1】：

如果您在 Linux 上运行，您可以创建一个 named pipe 文件并让您的测试平台写入该文件。然后您可以将该文件用作程序的输入。

但更有效的解决方案是使用 SystemVerilog 的 DPI 通过将 C++ 程序链接到仿真来传递信息。

【讨论】：