使用 Verilog 的行为模型中的 Mealy 序列网络

Question

如何设计一个研究输入序列 X 的 Mealy 序列网络 并产生由两个规则确定的输出 Z。初始输出 来自网络的 Z=0。此后，输出 Z 将等于前面的 X 的值（规则 1），直到出现输入序列 010。从下一个开始 在 010 之后输入，输出 Z 将等于当前值的补码 X（规则 2）直到序列 101 出现。从下一个输入开始 101，网络输出再次由规则1等决定。注意 可能会出现重叠的 010 和 101 序列。示例：

规则：1 1 1 1 1 1 2 2 2 2 2 1 2
a.i.1.a.i. X= 0 1 1 0 1 0 0 1 1 0 1 0 1
a.i.1.a.ii. Z= 0 0 1 1 0 1 1 0 0 1 0 1 0

Answer 1

嗯，画个状态图开始编码吧？