【发布时间】:2013-11-12 06:39:34
【问题描述】:
你好朋友和专业程序员,我是这个 VHDL 世界的新手,我有这个问题。 我想做这个:
if counter >= 0 and counter <=95 then
aux_Hs <= '0';
else
aux_Hx <= '1';
end if;
在这样的情况下:
aux_Hs <= (counter >= 0 and counter <=95);
这个错误出现了:
第 73 行。aux_Hs 的类型与 and 的类型不兼容。
aux_Hs 是一个信号STD_Logic。
有没有办法保存 IF 语句?伪“?:”指令?。
提前谢谢你:)
【问题讨论】:
-
您的两个代码示例是否正确?他们似乎做相反的事情
标签: if-statement vhdl