是否可以为 RTL 创建基于硬件的合成器？答案

【问题标题】：Is it possible to create a HW based synthesizer for RTL?是否可以为 RTL 创建基于硬件的合成器？
【发布时间】：2013-02-22 10:44:33
【问题描述】：

我想构建一个基于专用硬件的synthesis 工具，以加速RTL 的开发。

我们的想法是对 vhdl/verilog/netlist 合成器进行某种引导，这是一个在硬件中实现大型状态机的平台，可对所有 RTL 敏感（Writing a compiler in its own language 显示了对 SW 世界的密切想法）。

【问题讨论】：

【解决方案1】：

与往常一样，当问题以“在硬件中进行”为前提时，答案总是“显示硬件将解决哪些瓶颈以及如何解决 ”。除非您对问题有足够的了解，能够以一种不只是挥手的方式回答这个问题，否则这一切都是猜测。

正如另一个人所指出的那样 - 如果它是明智的（在财务上），那么等待合成完成的沮丧工程师市场已经足够大了。

如果只是为了一个有趣的项目，那么当然，去吧:)

【讨论】：

【解决方案2】：

这是关于该主题的最新thesis，作者也写了book。考虑到硬件开发的成本，这在今天可能并不实用。

【讨论】：

【解决方案3】：

这是一个非常有趣的想法，为了回答您的第一个问题，我相当肯定没有类似的现有产品可用于商业化。

但是，您应该知道综合工具极其复杂。创造你想要的东西将是很多工作，我想说即使是可行性研究（除其他问题外，应该回答你的第二个问题）对于硕士论文来说就足够了。

就像 Martin 所说的那样，有大量沮丧的工程师需要花费数小时才能完成设计（我就是其中之一！）。 Altera 和 Xilinx 的综合工具仍然非常糟糕地利用了我计算机中的六核处理器，尤其是在我不进行任何设计分区的情况下。这使我相信并行化合成过程并不容易，尽管我倾向于高估大公司的工程师。

【讨论】：