VHDL 编码风格和最佳实践参考指南 [关闭]

【问题标题】：VHDL coding style and best practises reference guide [closed]VHDL 编码风格和最佳实践参考指南 [关闭]
【发布时间】：2016-11-17 14:45:21
【问题描述】：

你们中有人知道一个好的 VHDL 编码风格指南和良好实践指南吗？使用 sw 有很多材料，但使用 VHDL 我没有看到参考示例。我想是因为每个制造商都有自己的综合工具，并且代码解释发生了变化。

我正在寻找一个简短的指南而不是一本大书。

谢谢！

【问题讨论】：

标签： vhdl

【解决方案1】：

一般来说，我经常使用的快速参考指南是

http://allaboutfpga.com/category/vhdl/ 那里的示例具有非常好的语法和 cmets，它主要是优化的 VHDL，并且更适合学习它，所以这可能会或可能不会有帮助。

如果您使用的是 Xilinx 工具，它们包含的模板适用于您可能遇到的几乎所有类型的操作或情况。如果您想避免阅读重用方法 (https://www.amazon.com/Reuse-Methodology-Manual-System-Designs/dp/1402071418/ref=dp_ob_title_bk) 等书籍，我建议您熟悉这些模板或 VHDL 的设计者指南。

通常只是理解的其他经验法则是诸如在端口上使用 std_logic、制表以提高可读性、注册输出和尽可能模块化。

【讨论】：