连续分配似乎不起作用

Question

我正在研究 FIR 滤波器，特别是延迟线。 x_delayed 被初始化为全零。

type slv32_array is array(natural range <>) of std_logic_vector(31 downto 0);
...
signal x_delayed : slv32_array(0 to NTAPS-1) := (others => (others => '0'));

这不起作用：

x_delayed(0) <= x;             -- Continuous assignment

DELAYS : process(samp_clk)
begin
    if rising_edge(samp_clk) then
        for i in 1 to NTAPS-1 loop
            x_delayed(i) <= x_delayed(i-1);
        end loop;
    end if; -- rising_edge(samp_clk)
end process;

---

但这确实：

DELAYS : process(samp_clk)
begin
    if rising_edge(samp_clk) then
        x_delayed(0) <= x;           -- Registering input
        for i in 1 to NTAPS-1 loop
            x_delayed(i) <= x_delayed(i-1);
        end loop;
    end if; -- rising_edge(samp_clk)
end process;

这个“解决方案”的问题是x_delayed 中的第一个元素被一个样本延迟了，它不应该。 （其余代码期望 x_delayed(0) 是 当前 示例）。

我使用的是 Xilinx ISE 13.2，使用 ISim 进行仿真，但使用 ModelSim 进行仿真也证实了这一点。

什么给了？

---

编辑：

问题本质上是，即使x_delayed(0) 似乎没有在process、it was 内部驱动。

在实现Brian Drummond's idea 后，它可以完美运行：

x_delayed(0) <= x;

-- Synchronous delay cycles.
DELAYS : process(samp_clk)
begin
    -- Disable the clocked driver, allowing the continuous driver above to function correctly.
    -- https://stackoverflow.com/questions/18247955/#comment26779546_18248941
    x_delayed(0) <= (others => 'Z');        

    if rising_edge(samp_clk) then
        for i in 1 to NTAPS-1 loop
            x_delayed(i) <= x_delayed(i-1);
        end loop;
    end if; -- rising_edge(samp_clk)
end process;

---

编辑 2：

我用OllieB's suggestion 来摆脱for 循环。我不得不改变它，因为我的x_delayed 是从(0 to NTAPS-1) 索引的，但我们最终得到了这个漂亮的小过程：

x_delayed(0) <= x;

DELAYS : process(samp_clk)
begin
    x_delayed(0) <= (others => 'Z');
    if rising_edge(samp_clk) then
        x_delayed(1 to x_delayed'high) <= x_delayed(0 to x_delayed'high-1);
    end if; -- rising_edge(samp_clk)
end process;

---

编辑 3：

在OllieB's next suggestion 之后，事实证明x_delayed(0) <= (others => 'Z') 是不必要的，在他之前的更改之后。以下工作正常：

x_delayed(0) <= x;

DELAYS : process(samp_clk)
begin    
    if rising_edge(samp_clk) then
        x_delayed(1 to x_delayed'high) <= x_delayed(0 to x_delayed'high-1);
    end if;
end process;

Answer 1

在第一种情况下，x_delayed(0) 实际上有两个驱动程序，在外部 进程，为x_delayed(0) <= x，并在 DELAY 中隐含一个 过程。

进程内的驱动程序是 VHDL 标准概念的结果 称为“最长静态前缀”，在 VHDL-2002 标准（IEEE Std 1076-2002) 部分“6.1 名称”，以及带有循环变量的循环构造 i，其中x_delayed(i) 的最长静态前缀是x_delayed。

VHDL 标准随后在章节中进一步描述了进程的驱动器 “12.6.1 驱动程序”，它表示“......给定标量有一个驱动程序 过程语句中的信号 S，前提是至少有一个信号 那个进程语句中的赋值语句和那个最长的静态 该信号分配语句的目标信号的前缀表示 S ..."。

所以作为一个（可能令人惊讶的）结果，x_delayed(0) 有一个驱动程序 DELAY 进程，它将所有 std_logic 元素驱动为“U”，因为未分配， 从而 std_logic 解析函数导致结果值为“U”， 无论外部x_delayed(0) <= x驱动什么值。

但就您的代码而言，似乎还有更多内容，因为在x_delayed(0) 的模拟输出中实际上有一些“0”值，我可以从图中看到。但是，当我没有完整的代码时，很难进一步深入研究。

查看循环是原因的一种方法是手动推出循环 将for ... loop 替换为：

x_delayed(1) <= x_delayed(1-1);
x_delayed(2) <= x_delayed(2-1);
...
x_delayed(NTAPS) <= x_delayed(NTAPS-1);

对于使用 NTAPS 的可配置模块，这当然不是一个可用的解决方案 一个通用的，但有趣的是看到操作然后是 直观地预期。

编辑：根据 cmets，在上述问题之后的“编辑”部分中列出了多个解决方案。下面显示了一个带有变量的解决方案，如果需要，它允许复杂的表达式。如果不需要复杂的表达式，那么根据OllieB's suggestion 可以减少分配到x_delayed(1 to x_delayed_dir'high) <= x_delayed(0 to x_delayed_dir'high-1)：

x_delayed(0) <= x;
DELAYS : process(samp_clk)
  variable x_delayed_v : slv32_array(1 to NTAPS-1);
begin
  if rising_edge(samp_clk) then
    for i in 1 to NTAPS-1 loop
      x_delayed_v(i) := x_delayed(i-1);  -- More complex operations are also possible
    end loop;
    x_delayed(1 to x_delayed_dir'high) <= x_delayed_v;
  end if;  -- rising_edge(samp_clk)
end process;

Answer 2

在细化过程中，无论循环迭代器的范围如何，都会为 x_delayed 中的所有元素创建驱动程序。因此，x_delayed(0) 有两个与之关联的驱动程序。 Std_Logic 和 Std_Logic_Vector 是解析类型（即，当多个驱动程序与这些类型的信号相关联时，解析函数将通过在 std 包中查找表来确定信号的值。请参阅 VHDL Coding Styles 和方法了解更多详情。

Answer 3

你有问题的原因是逻辑认为你有两个东西同时分配给同一个信号 - 继续分配和寄存器分配循环。 与注册实现保持一致。

编辑
如果您有 modelsim，您可以使用“trace x”选项并查看它的来源。
可能是其他模拟器也有这个功能，但是对于modelsim我确定它可以工作

Answer 4

在你不工作的例子中 x_delayed(0)

相当于

process(x)
begin
   x_delayed(0) <= x;
end process;

所以只有当 x 改变时，进程才会分配 x_delayed(0)。因为这是一个信号分配，所以 x_delayed(0) 不会立即改变，它会在一个增量周期后改变。因此，当进程DELAYS被调用时，x_delayed(0)的赋值还没有发生！

如果可以，请在您的流程中为 x_delayed 使用变量。

x_delayed(0) := x;