硬件描述语言在底层与通用语言有何不同？ [关闭]答案

【问题标题】：How do Hardware Description Languages differ from General Purpose languages at the low level? [closed]硬件描述语言在底层与通用语言有何不同？ [关闭]
【发布时间】：2016-08-22 22:07:50
【问题描述】：

问题：

硬件语言 (HDL) 与 Python、Java 等通用语言有何不同。特别是，与 VHDL 和Verilog？

上下文：

我是一名程序员，但肯定会从事高级抽象工作，例如 JavaScript、修补 API 等。我的低级知识非常有限，但我正在玩 FPGA 并且有一些新手问题我想问无法用 Google 或 Wiki 解决。

考虑到我是新手，请不要严厉反对这篇文章。只需说明您对问题的建议，我会很乐意修改！ :)

示例：

例如，为什么不是每个人都只使用 Python 或 C# 而不是 Verilog 或 VHDL 编写 FPGA 和 ASIC？我知道有一些 Python 库，但我读到它们的可行用例有限。我将非常感谢有人阐明为什么 HDL 是必要和有益的，以及为什么通用语言在这些场景中不是最佳的。

提前致谢！

【问题讨论】：

标签： vhdl verilog fpga hdl asic

【解决方案1】：

这是一个广泛的固执己见的问题，但我认为有一个简短的答案。从某种意义上说，它们都是编程语言，即被编译成一组机器指令以在主机（软件）上执行的文本描述。但是 HDL 也是一种文本描述，它被编译成一组机器指令以构建另一台机器（硬件）。

从技术上讲，任何编程语言都可以用来描述硬件（以 C++ 中的 SystemC 为例），Verilog 和 VHDL 专门开发用于最有效地对硬件进行建模和仿真。

【讨论】：

对于“机器指令”的极其广泛的定义......使用该术语来描述源自 HDL 的东西可能会产生不必要的误导。