多次重新编程后 FPGA 性能会降低吗？答案

【问题标题】：Does FPGA performance reduce after multiple cycles of reprogramming?多次重新编程后 FPGA 性能会降低吗？
【发布时间】：2020-08-04 18:56:25
【问题描述】：

经过多次编程循环后，FPGA 性能（最大稳定时钟速度）是否会降低？

【问题讨论】：

这个问题对我来说似乎很奇怪。为什么你认为会？您所说的“性能”到底是什么意思？
你的意思是最大稳定时钟速度？我猜额定最大速度有一些磨损空间，如果磨损会使任何东西变慢。我还可以想象，如果 FPGA 使用类似的存储单元，重新编程的时间可能会变得更糟，就像闪存一样。
大多数 FPGA 都是基于 SRAM 的，因此对编程周期没有限制。对于基于 Flash 的产品来说，这可能是另一回事。
@ARK1375：我的理解是 FPGA 的部分工作原理是通过对真值表进行查表；这就是你选择什么样的门的方式。建立或断开连接也可能像将真值表编程为始终为真或始终为假一样简单，而不是依赖于另一个单元格的结果。（1 输入真值表非常紧凑）
@Taschi 我查了一下，他们没有写周期限制。所以这解决了它。没有证据表明许多重新编程循环的速度会下降。

【解决方案1】：

这取决于您的 FPGA 技术。

有 3 种技术可用：

反熔丝：只能编程一次，所以我认为您不是在谈论它们。

闪光灯：由于每个闪存，数量或重新编程是有限的，但直到它停止工作（也就是无法写入闪存），速度不会下降

SRAM：这个可以“无限”地重新编程。现在就像每个电子元件一样，它会随着时间和过热而衰减，但它与重新编程并没有真正的关系

【讨论】：